Шина PCI Express

Определение на шина PCI Express
Стандарт за системна шина, разработен от Arapahoe Working Group (или Arapahoe Special Interest Group ()). Влизащите в групата компании, начело с Intel, са участвали активно в разработката на шината PCI, което дава основание за плавен преход към новата шина.

Стандартът притежава и второ названия 3GIO (3D Generation Input/Output - вход/изход трето поколение).
На 22 юли 2002 год. новата шина получава названието PCI Express и бива благосклонно приета от компютърния свят в т.ч. и от основния конкурент AMD.

Предимства на шина PCI Express
Основно различие е преминаването от паралелен в сериен интерфейс, което води до следните предимства:
Еднозначно съединение «точка-точка», изключващо арбитраж на шината и разпределяне на ресурсите;
Опростяване схемотехниката, опроводяването и монтажа;
Икономия на место;
Отпадане необходимостта от сложна синхронизация на сигналите. При паралелната организация битовете преминават под “строй” – такт след такт.
Възможност за унифицирано решение транспорта между всички, без изключение компоненти на компютъра.
Предпоставки за развитие на шина PCI Express
Най-общо при разработка спецификацията на новия стандарт, Intel не измислят нещо качествено ново. Използват се водещи разработки в областта на и кодиране на информацията с устойчивост към грешки.

Компютърните мрежи
PCI Express – сериен интерфейс, имащ много допирни точки с мрежовата организация на обмен на данни.

В съвременните платформи основният свързващ компонент в дънната платка се нарича Root Complex Hub, който свързва три шини - процесорна, шина памет и PCI Express. За взаимодействие с периферните устройства (за известно време е неизбежно присъствието на шините PCI 2.2 или PCI-X) е предвидена система от мостове и превключватели.

Основни принципи на шина PCI Express
Променяща се пропусна способност (scalable bandwidth). Това означава, че всеки производител, използващ стандарта, можа да увеличава или намалява ( чрез броя линии) пропусната способност на шината в зависимост от конкретното решение;
Поддържа се 32- и 64-битова адресация;
Всеки пакет данни има един от трите нива на приоритет, като по този начин системата разпределя и обработва потоците от данни по приоритет;
Архитектура на шината има три нива на