1. Паралелен интерфейс. Интерфейс Centronics. Интерфейс IEEE – 488

2. ИНТЕРФЕЙСИ
2.1. Паралелен интерфейс

При използването на такъв тип интерфейс данните се предават в
паралелен код по байтово от и към микропроцесора, аналогично на
обмена между микропроцесора и паметта. Обикновено шината данни е 8
битова и към нея могат да се включват различни външни устройства.

wR

>

Ва. >
управление на
буферите

данни

Фигура 2.1. Структурна схема на устройство за паралелен обмен

Типичната структурна схема на едно обикновено устройство за
паралелен обмен (фиг. 2.1) се състои от управляващ регистър и един
регистров порт (буфер). Данните се зареждат в регистровия буфер, а
тяхното направление, входящи или изходящи, се задава чрез управля-
ващия регистър. Изборът на регистров буфер или устройство се
осъществява най-често с дешифратор, управляван от адресната шина и
сигналите за вход/изход. Затова едновременно не може да бъде изби-
рано повече от едно устройство.

При по-сложно предаване на данни в системите за вход/изход ce
използват сигнали, характерни за паралелния интерфейс - готовност на
данните (ГД) и информация за приемане на данните (ИПД). Тези сигнали
управляват предаването на данни между две системи (фиг. 2.2 и фиг. 2.3).
Източникът изменя значението на данните на входната линия и след
малка времезадръжка информира приемника (чрез ГД), че данните са
готови. Приемникът приема данните и съобщава за това посредством
краткотраен сигнал (ИПД) с положителна полярност.

16

Фигура 2.

Centro
предаване н
печат (принт:
беше разгле
сигналите съ!

Сигнал,